maxplus2

类别：实用工具
大小：133 MB
更新：2023-03-09
下载：394次

游戏简介

maxplus2(Max plus II)是一款专业的可编程逻辑设计软件。集成环境采用美国Altera公司提供的FPGA/CPLD开发。它具有设计输入、功能模拟、设计编译等功能。Maxplus2拥有友好清爽的操作界面和简单快捷的操作系统。是一款易学易用的EDA软件，非常适合初学者。用户可以在maxplus2软件上完成设计输入，通过Verilog、VHDL、AHDL等硬件描述语言的输入法，已经广泛应用于大型设计中。预仿真的作用是在布局布线前检查电路功能是否有效，设计编译的作用是将设计输入的系统语言翻译成逻辑电路设计的过程。Maxplus2具有突出的灵活性和高效率，为设计师提供了多种可自由选择的设计方法和工具。适合开发中小型PLD/FPGA，电路设计通常需要七个步骤才能完成，类似于ASIC设计。目前边肖提供的maxplus2支持win7操作系统，是破解版软件。用户下载解压后可以使用maxplus2进行编程设计程序。

安装步骤：

1.下载并解压压缩包；

2.打开压缩文件夹，然后打开maxplus2子文件夹，找到maxstart.exe运行。

软件特点：

1.开放接口，Max plusII支持与Cadence、Exemplarlogic、Mentor Graphics、Synplicty、Viewlogic等公司提供的EDA工具接口。

2.独立于结构，Max plus系统的核心——编译器，支持FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000以及Altera公司的经典可编程逻辑器件，提供全球唯一真正独立的可编程逻辑设计环境。

3.完全集成，将Max plusII的设计输入、处理、验证功能全部集成在一个统一的开发环境中，可以加快动态调试，缩短开发周期。

4.丰富的设计库。max plusII提供了丰富的库单元供设计人员调用，包括74系列的所有器件、各种特殊逻辑功能(宏功能)和新的参数化Mage-Function。

5模块化工具，设计人员可以从各种设计输入、处理和验证选项中进行选择，以定制设计环境。

6.硬件描述语言。Max plus软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。

7.Opencore特性，Max plus软件具有open core的特性，允许设计师添加自己认为有价值的宏功能。

编程设计七大流程：

1.设计输入。在传统设计中，设计人员使用传统的原理图输入法来开始设计。从20世纪90年代初开始，Verilog、VHDL、AHDL等硬件描述语言的输入法在大型设计中得到了广泛的应用。

2.预模拟(功能模拟)。设计的电路在布局布线前必须验证电路功能是否有效。(在ASCI设计中，这一步称为首次签署)在PLD设计中，这一步有时会被跳过。

3.设计和编译。设计输入后，有一个从高层系统行为设计到门级逻辑电路设计的翻译过程，即把设计输入的一种或几种数据格式(网表)转换成软件可识别的一些数据格式(网表)。

4.优化。对于上述综合产生的网表，根据布尔方程的功能等价原则，用更小更快的综合结果代替一些复杂的单元，用指定的库映射产生新的网表，这是减小电路规模的必由之路。

5.布局和布线。在PLD的设计中，利用PLD厂商提供的开发软件(如Maxplus2)可以一次性自动完成步骤3-5。

6.后仿真(时序仿真)需要利用版图中获得的精确参数再次验证电路的时序。(在ASCI设计中，这一步称为第二次签署)。

7.生产。布线和后仿真完成后，就可以开始生产ASCI或PLD芯片了。

是什么？

是Altera公司推出的第三代PLD开发系统(Altera的第四代PLD开发系统叫做Quartus，主要用于设计6万-100万门的大规模CPLD/FPGA)。使用MAX PLUSII的设计师不需要精通设备内部的复杂结构。设计师可以使用熟悉的设计工具(如原理图输入或硬件描述语言)来创建设计，MAX PLUSII会自动将这些设计转换成最终所需的格式。它的设计速度非常快。对于一般几千门的电路设计，从设计输入到器件编程只需要几个小时，用户就得到设计好的逻辑电路。设计过程通常在几分钟内完成。尤其是在原理图输入方面，Maxplus2是公认的最人性化的PLD开发软件，特别适合初学者。